PY32F403R4T6

Arm? Cortex?-M4處理器 ARM?的Cortex?-M4處理器是支持DSP指令和FPU浮點運算的高性能嵌入式32-bit RISC處理器，具 有優(yōu)異的代碼效率，采用通常8位和16位器件的存儲器空間即可發(fā)揮ARM內核的高性能。該處理器支 持一組DSP指令，能夠實現(xiàn)有效的信號處理和復雜的算法執(zhí)行。它的單精度FPU（浮點單元）通過使 用元語言開發(fā)工具，可加速開發(fā)，防止飽和。為MCU提供了的平臺，低引腳數(shù)、低功耗、同時 提供卓越的計算性能和和先進的中斷系統(tǒng)響應。與所有ARM工具和軟件兼容。 32位ARM?的Cortex?-M4處理器 ? 支持160MHz工作頻率 ? 單周期乘法器和硬件除法器 ? 集成DSP指令 ? 嵌套的中斷向量控制 ? 24bit系統(tǒng)滴答定時器 ARM?的Cortex?-M4處理器是基于ARMv7-M架構，支持Thumb和Thumb-2指令集。 ? Internal Bus Matrix connected with I-Code bus, D-Code bus, System bus, Private Peripheral Bus (PPB) and debug accesses（AHB-AP）. ? Nested Vectored Interrupt Controller (NVIC). ? Flash Patch and Breakpoint (FPB). ? Data Watchpoint and Trace (DWT). ? Instrumentation Trace Macrocell (ITM). ? Serial Wire JTAG Debug Port (SWJ-DP). ? Trace Port Interface Unit (TPIU). ? Floating Point Unit (FPU) ? Memory Protection Unit (MPU). 3.2 內置存儲器 ? 較大384K字節(jié)內置閃存 ? 較大64K字節(jié)內置SRAM Arm? Cortex?-M4處理器使用Harvard結構，指令和數(shù)據(jù)分開存取，提高執(zhí)行速度，提高數(shù)據(jù)吞吐率。 表 5-1 存儲器映射表定義了包括代碼，SRAM，外設等區(qū)域的地址空間。 3.3 存儲器保護單元（MPU） 存儲器保護單元（MPU）用于管理CPU對存儲器的訪問，防止一個任務意外損壞另一個任務所使 用的存儲器或資源。此存儲區(qū)被組織為較多8個保護區(qū)，還可依次再被分為較多8個子區(qū)。保護區(qū)大小 可為 32 字節(jié)至可尋址存儲器的整個4G字節(jié)。 若應用中有一些關鍵的或認的代碼必須受到保護，以免被其它任務的錯誤行為影響，則MPU 尤其 有用。它通常由RTOS（實時操作系統(tǒng)）管理。若程序訪問的存儲器位置被MPU禁止，則RTOS可檢 測到它并采取行動。在RTOS環(huán)境中，內核可基于執(zhí)行的進程，動態(tài)更新MPU區(qū)的設置。MPU是可選